Está Actualizando la operación doble atomic

Question

En Java, la actualización de las variables dobles y largas puede no ser atómica, ya que las dobles/largas se tratan como dos variables separadas de 32 bits.

http://java.sun.com/docs/books/jls/second_edition/html/memory.doc.html#28733

En C++, si estoy usando el procesador Intel de 32 bits + compilador Microsoft Visual C++, está actualizando doble (8 bytes) operación atómica?

No encuentro mucha mención de especificación sobre este comportamiento.

Cuando digo "variable atómica", esto es lo que quiero decir:

Tema Una tratando de escribir 1 a la variable x. El hilo B intenta escribir 2 en la variable x.

Obtendremos el valor 1 o 2 de la variable x, pero no un valor indefinido.

Answer 1

Esto es específico del hardware y depende de la arquitectura. Para x86 y x86_64, se garantiza que las escrituras o lecturas de 8 bytes serán atómicas, si están alineadas. Citando de la Memoria Arquitectura Intel pedidos Libro Blanco:

Intel 64 de memoria pedir garantías que para cada uno de los siguientes instrucciones de memoria de acceso, aparece la operación de la memoria constituyente ejecutar como un único acceso a la memoria independientemente del tipo de memoria:

1. Instrucciones que leen o escriben un solo byte.

2. Instrucciones que leen o escriben una palabra (2 bytes) cuya dirección es alineada en un límite de 2 bytes.

3. Instrucciones que leen o escriben una doble palabra (4 bytes) cuya dirección es alineada en un límite de 4 bytes.

4. Instrucciones que leen o escriben un quadword (8 bytes) cuya dirección es alineada en un límite de 8 bytes.

Todas las instrucciones bloqueadas (la instrucción xchg implícitamente bloqueado y otros instrucciones de lectura-modificación-escritura con un prefijo bloqueo) son una indivisibles e secuencia ininterrumpida de la carga (s) seguido de tienda (s) independientemente de tipo de memoria y alineación.

Answer 2

No creo que en ninguna arquitectura, el cambio de subprocesos/contexto interrumpiría la actualización de un registro hasta la mitad, por lo que se quedarán con por ejemplo 18 bits actualizados de los 32 bits que iba a actualizar. Lo mismo para actualizar una ubicación de memoria (a condición de que sea una unidad de acceso básico, 8,16,32,64 bits, etc.).

Answer 3

¿Ha recibido esta pregunta?Me encontré con un programa de prueba simple de cambiar un doble:

 
#include <stdio.h> 

int main(int argc, char** argv) 
{ 
    double i = 3.14159265358979323; 
    i += 84626.433; 
} 

I compilado sin optimizaciones (-O0 gcc), y todas las operaciones de asignación se llevan a cabo con las instrucciones individuales de ensamblador como fldl .LC0 y faddp %st, %st(1). (i += 84626.433 está, por supuesto, hecho dos operaciones, faddp y fstpl).

¿Se puede interrumpir realmente un hilo dentro de una sola instrucción como faddp?

Answer 4

Es seguro asumir que la actualización de un doble nunca es atómica, incluso si su tamaño es el mismo que un int con garantía atómica. La razón es que si tiene una ruta de procesamiento diferente ya que es un tipo de datos no crítico y costoso. Por ejemplo, incluso las barreras de datos generalmente mencionan que no se aplican a datos/operaciones de punto flotante en general. Visual C++ alineará tipos primitivos (ver article) y mientras eso debería garantizar que sus bits no se confunden al escribir en la memoria (la alineación de 8 bytes siempre está en una línea de caché de 64 o 128 bits) el resto depende de cómo la CPU maneja datos no atómicos en su caché y si la lectura/vaciado de una línea de caché es interrumpible. Por lo tanto, si busca en los documentos de Intel el tipo de núcleo que está utilizando y le da esa garantía, estará en condiciones de hacerlo.

La razón por la cual la especificación Java es tan conservadora es que se supone que debe ejecutarse de la misma manera en una antigua 386 y en Corei7. Lo cual es por supuesto delirante pero una promesa es una promesa, por lo tanto, promete menos :-)

La razón por la que estoy diciendo que debes buscar el doc CPU es que tu CPU podría ser una antigua 386 o similar: -)) No olvide que en una CPU de 32 bits, su bloque de 8 bytes necesita 2 "rondas" para acceder, por lo que está a merced de la mecánica del acceso a la memoria caché.

El enjuague de la línea de caché proporciona una garantía de coherencia de datos mucho mayor solo para una CPU razonablemente reciente con garantía de Intel (consistencia automática de caché).

Answer 5

En multinúcleo, además de ser atómico, debe preocuparse por la coherencia del caché, de modo que la lectura del hilo vea el nuevo valor en su caché cuando el escritor se haya actualizado.