GNU make: objetivos múltiples en una sola regla

Question

Duplicar posibles:
GNU Makefile rule generating a few targets from a single source file

Si tengo una regla Makefile así:

a b c: 
    echo "Creating a b c" 
    touch a b c 

output: a b c 
    cat a b c > output 

y corro make -j9 output

make ve las 3 dependencias (a, b, c), busca cómo producirlas: (la regla "a b c" anterior), pero ¿qué pasa después? ¿No debería darse cuenta de que la regla "a b c" solo necesita ejecutarse una vez para crear los 3 objetivos?

Esto es lo que hacen en realidad hace:

[pavel@orianna test]$ make -j9 output -n 
echo "Creating a b c" 
touch a b c 
echo "Creating a b c" 
touch a b c 
echo "Creating a b c" 
touch a b c                                                                  
cat a b c > output                                                                
[pavel@orianna test]$ 

La misma receta se ejecuta 3 veces, una vez para cada dependencia de gobernar "de salida"!

¿Alguien sabe por qué se comporta de esta manera?

Answer 1

Su regla a b c: le dice a make que esto es cómo construir cualquier de estos objetivos, no cómo construir todo de ellos. Make no es lo suficientemente inteligente como para analizar los comandos y deducir que ejecutar la regla una vez construirá los tres. Hacer sabe (de la regla output) que debe reconstruir a, b y c, así que eso es lo que hace. Ejecuta la primera regla una vez para a, una vez para b y una vez para c.

Si desea reconstruir de forma individual, haga lo siguiente:

a b c: 
    echo "Creating $@" 
    touch $@ 

Si desea reconstruir todos a la vez, hacer algo como esto:

.PHONY: things 
things: 
    echo "Creating a b c" 
    touch a b c 

output: things 
    cat a b c > output 

o mejor aún:

THINGS = a b c 
.PHONY: things 
things: 
    echo "Creating $(THINGS)" 
    touch $(THINGS) 

output: things 
    cat $(THINGS) > output 

Answer 2

abc son tres objetivos/metas diferentes sin requisitos previos. Yo, e decir que construirá el objetivo cada vez que se le pida.

a b c: 
    echo "Creating a b c" 
    touch a b c 

Usted está pidiendo que make genere el resultado designado del objetivo que tiene una b c como requisitos previos. Entonces los objetivos a b c se construyen secuencialmente y finalmente se genera la salida.

Ahora, en su caso, todos los objetivos se crean invariablemente cuando se llama a uno de ellos. Por lo tanto, para evitar construcciones redundantes, deberá agregar requisitos previos a los destinos a, b, c. Construya el objetivo 'a' solo si 'a' no existe. Del mismo modo para 'b' y 'c'

a b c: $@ 
    echo "Creating a b c" 
    touch a b c 

Sin embargo, esto no es aconsejable. Lo ideal es que los objetivos de Makefile sean muy específicos.