¿Las configuraciones VHDL avanzadas se utilizan alguna vez en la vida real?

Question

Las configuraciones de VHDL se pueden usar para vincular componentes a entidades con un nombre diferente e incluso con puertos completamente diferentes. [see this article for more info]

configuration c2 of testbench is 
    for str 
     for dut_inst : dut 
      use entity work.unrelated(rtl) 
       port map(
        port1 => a, 
        port2 => b, 
        port3 => c, 
        port4 => "unused" 
       ); 
     end for; 
    end for; 
    end configuration c2; 

¿Alguno de ustedes ha visto que esto suceda en un proyecto de proyecto comercial? ¿Cuál fue el propósito de caer en una entidad aparentemente no relacionada? ¿Por qué no solo cambiaron el código de instanciación?

Puedo inventar situaciones hipotéticas, pero estoy interesado en un caso de uso real.

Answer 1

No, nunca he visto eso en la naturaleza.

Supongo que la razón es que la mayoría de las personas (incluido yo mismo) ni siquiera saben que tales cosas son posibles con las configuraciones.

Answer 2

Nunca he visto las conexiones de puertos cambiar, pero he visto que se utiliza para enlazar en diferentes versiones de componentes con el mismo mapa de puertos. Algunos ejemplos que he visto:

• Encuadernación en versiones vacías al construir simulaciones de nivel de sistema grandes. Parte del diseño se reemplaza por versiones que no hacen nada para mantener la huella de memoria baja cuando se prueban otras partes del diseño.
• Similar, pero al probar la infraestructura del bus de un diseño, aglutine en unidades simples que respondan de manera "loca".
• Diferentes versiones de un bloque en particular que tienen diferentes compromisos de diseño. p.ej. Una versión grande y rápida, una pequeña pero lenta. Luego se puede cambiar dependiendo de lo que se necesita cuando el sistema se combina o para una aplicación en particular.

Sin embargo, ninguno de estos necesita las características de las que está hablando. Lo único que puedo pensar es que usar un componente diferente podría ser útil si tienes algo así como varios proveedores de bibliotecas RAM, y necesitas intercambiarlos regularmente. Incluso entonces es poco probable que puedas hacer un mapeo de puertos uno a uno. Siempre hay un pin de apagado que necesita inversión o algo así.

Answer 3

He usado este tipo de configuración algunas veces. Intento evitarlo, pero a veces es útil para las pruebas de Whitebox.

Supongamos que tengo una entidad + arquitectura FooMachine muy grande, y deseo escribir una serie de pruebas de unidad de caja blanca que se refieran a señales dentro de FooMachine. Idealmente, FooMachine se dividiría en varios componentes y escribiría pruebas de recuadro negro sobre estos, pero he heredado algunas arquitecturas realmente masivas en las que no podía, desde el punto de vista económico, justificar el tiempo requerido para refactorizar cuando solo se requerían cambios menores.Lo que voy a hacer es definir un componente en FooMachine

component Dummy is 
end component Dummy; 

y una instancia

dummy_g : Dummy; 

Luego, en una unidad de prueba de la señal x en FooMachine, voy a escribir una entidad + arquitectura

entity TestDummy is 
    port (
     x : in std_logic 
    ); 
end entity; 

architecture Arch of TestDummy is 
    ... 
end Arch; 

y una configuración

configuration conf of ... is 
... 
    for all : FooMachine 
     ... 
     for all : Dummy 
      use entity work.TestDummy(Arch) 
       port map (x => x); 
     end for; 
    end for; 
... 
end configuration; 

Y luego puedo escribir mis afirmaciones en TestDummy.

De nuevo, esta no es la forma en que prefiero escribir mis pruebas unitarias, pero ha habido ocasiones en que esta era la mejor solución para un desafortunado problema.